Obiekt

Tytuł: Synthesis of finite state machines for programmable devices based on multi-level implementation

Autor:

Bukowiec, Arkadiusz

Data wydania:

2008

Typ zasobu:

rozprawa doktorska

Streszczenie:

Architektura nowoczesnych matrycowych układów reprogramowalnych zakłada ich budowę z takich elementów jak generatory funkcji logicznych, przerzutników i bloków pamięci. Jednak standardowe metody syntezy wykorzystują tylko generatory funkcji i przerzutniki, co powoduje, że wykorzystanie dostępnych zasobów sprzętowych nie jest racjonalne. ; W niniejszej pracy przedstawione są metody syntezy i implementacji skończonych automatów stanów z wyjściami typu Mealy?ego do struktur programowalnych. Zaproponowane metody syntezy są dedykowane dla opracowanych wielopoziomowych struktur blokowych automatu cyfrowego. Struktury te bazują na zastosowaniu dekoderów jako układów drugiego poziomu. Metody syntezy bazują natomiast na zastosowaniu kodowania wielokrotnego. W pracy zaproponowano również zasady implementacji sprzętowej do układów FPGA opracowanych struktur blokowych. Implementacja ta bazuje na jednoczesnym wykorzystaniu generatorów funkcji i osadzonych bloków pamięci. Prowadzi to do lepszego i równomiernego wykorzystania układu w porównaniu ze standardowymi metodami syntezy. ; Zaproponowane metody syntezy zostały zaimplementowane w akademicki systemie do syntezy logicznej automatów stanów. Przeprowadzone eksperymenty pokazały, że zaproponowane metody syntezy są efektywne dla układów FPGA.

Abstract:

New architectures of FPGA devices combine different type of logic elements like look-up tables, flip-flops and memory blocks. But standard synthesis methods utilize only look-up tables and flip-flops and it makes that device utilization is not optimal one. ; Methods of synthesis and implementation of Mealy finite state machines into Field Programmable Devices there are presented in this work. Proposed methods of synthesis are dedicated into developed multi-level structures of digital circuits of finite state machines. Architectures of designed structures are based on existence of decoders as second-level circuits. Methods of synthesis are based on the multiple encoding. There is also proposed hardware implementation into an FPGA device of developed multi-level structures. The hardware implementation is based on an implementation with use of look-up tables and memory blocks together. It leads to better utilization of a device that standard methods gives. ; Proposed methods have been implemented by academic software for logic synthesis of automata. Conducted experiments shown that these methods are effective for FPGA devices.

Opis:

promotor: prof. dr hab. inż. Alexander Barkalov ; recenzenci: prof. dr. hab. inż. Marian Adamski, prof. dr hab. inż. Tadeusz Łuba ; Uniwersytet Zielonogórski

Format:

text/html

Identyfikator zasobu:

oai:zbc.uz.zgora.pl:14528

Jezyk:

eng

Prawa do dysponowania publikacją:

Biblioteka Uniwersytetu Zielonogórskiego

Kolekcje, do których przypisany jest obiekt:

Data ostatniej modyfikacji:

2018-07-18

Data dodania obiektu:

2009-01-26

Liczba wyświetleń treści obiektu:

13 147

Liczba wyświetleń treści obiektu w formacie HTML

63

Wszystkie dostępne wersje tego obiektu:

https://zbc.uz.zgora.pl/publication/16519

Wyświetl opis w formacie RDF:

RDF

Wyświetl opis w formacie OAI-PMH:

OAI-PMH

Ta strona wykorzystuje pliki 'cookies'. Więcej informacji