Dane o rozprawie doktorskiej
|
Rodzaj pracy |
Rozprawa doktorska |
|
Data uzyskania stopnia
|
13.06.2007 |
|
Uzyskany stopień
naukowy |
doktor nauk technicznych |
|
Promotor |
dr hab. inż. Larysa Titarenko, Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki |
|
Recenzenci |
prof. zw. dr hab. inż. Marian Adamski, Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki dr hab. inż. Dariusz Kania, Politechnika Śląska, Instytut Elektroniki |
|
Jednostka prowadząca
przewód |
Uniwersytet Zielonogórski, Wydział Elektrotechniki |
|
Miejsce pracy autora
rozprawy |
Uniwersytet Zielonogórski, Wydział Elektrotechniki, Informatyki i Telekomunikacji |
|
Dziedzina naukowa |
nauki techniczne |
|
Dyscyplina naukowa |
Informatyka |
|
Specjalność naukowa |
Mikrosystemy cyfrowe |
|
Sposób zgłoszenia
rozprawy, dostępność, liczba stron |
publiczna, Biblioteka Główna Uniwersytetu Zielonogórskiego, s. 106. |
|
Wydawca |
|
|
Słowa kluczowe |
jednostka sterująca; mikroprogramowany układ sterujący; sieć działań; konwerter adresów; logika programowalna; FPGA |
|
Streszczenie |
|
Praca dotyczy zagadnienia optymalizacji rozmiaru pamięci jednostki sterującej implementowanej jako mikroprogramowany układ sterujący. Klasyczna metoda implementacji jednostki sterującej jako skończonego automatu stanów pochłania zasoby układów programowalnych, które mogą być w efektywniejszy sposób wykorzystane przez inne bloki projektowanego systemu. W pracy zaprezentowano sposób organizacji mikroprogramowanego układu sterującego, dla algorytmu sterowania opisanego liniową siecią działań, który umożliwia zmniejszenie rozmiaru pamięci jednostki sterującej implementowanej jako mikroprogramowany układ sterujący ze współdzieleniem kodów. |
|
Abstact |
|
The method of design of Compositional Microprogram Control Unit with Code Sharing is proposed. The proposed method is based on application of special address transformer to form an address of microinstruction on the base of its representation as a "code of operational linear chain, code of component" pair. The proposed method permits to decrease the size of control memory when compared to other methods of such control units design. |