Dane o rozprawie doktorskiej

Rodzaj pracy	Rozprawa doktorska
Data uzyskania stopnia	06-03-2007
Uzyskany stopień naukowy	Doktor nauk technicznych
Promotor	Prof. dr hab. inż. Marian Adamski, Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki
Recenzenci	Prof. dr hab. inż. Bolesław Pochopień, Politechnika Śląska, Instytut Informatyki Prof. dr hab. inż. Aleksander Barkalov, Uniwersytet Zielonogórski, Instytut Informatyki i Elektroniki
Jednostka prowadząca przewód	Uniwersytet Zielonogórski, Wydział Elektrotechniki Informatyki i Telekomunikacji, Instytut Informatyki i Elektroniki
Miejsce pracy autora rozprawy	Uniwersytet Zielonogórski, Wydział Elektrotechniki Informatyki i Telekomunikacji, Instytut Informatyki i Elektroniki
Dziedzina naukowa	Nauki techniczne
Dyscyplina naukowa	Informatyka
Specjalność naukowa	Inżynieria Komputerowa
Sposób zgłoszenia rozprawy, dostępność, liczba stron	Ogłoszono, Biblioteka Główna Uniwersytetu Zielonogórskiego, 151
Wydawca
Słowa kluczowe	HDL, PLD, sieci Petriego, model formalny

Streszczenie

Powszechnie stosowany (czyt. klasyczny) proces projektowania sprzętowo-programowych mikrosystemów cyfrowych poprzedzony jest podziałem specyfikacji systemu na zbiór funkcji składowych, które w realizacji końcowej projektu wykonywane są przez mikroprocesory oraz bloki sprzętowe typu IP CORE. Przydział zadań/funkcji składowych systemu do realizacji programowej lub sprzętowej realizowany jest zazwyczaj w sposób manualny przez projektanta w procesie projektowym. W rezultacie, około 71% projektów nie spełnia założeń implementacyjnych lub odrzucanych jest w czasie realizacji. Ponadto, w rozwiązaniach SOPC główną jednostką sterowania i przetwarzania jest mikroprocesor, który charakteryzuje się sekwencyjnym wykonywaniem instrukcji programu. Wydajność pracy mikroprocesora pracującego w systemach SOPC (czyli liczba wykonanych instrukcji w jednostce czasu) jest ograniczona przede wszystkim parametrami technicznymi układów FPGA. Z tego powodu, przy dużych obciążeniach systemu sumaryczna wydajność całego systemu może spadać do poziomu krytycznego (nieakceptowanego).
Wyróżniono trzy główne cele rozprawy doktorskiej:
a) opracowanie metody projektowania SPMC pozwalającej na realizację mikrostruktury SPMC z zachowaniem pełnej funkcjonalności specyfikacji wejściowej,
b) skrócenie czasu wykonywania instrukcji przetwarzania i sterowania przez główną jednostkę CPU mikrosystemu cyfrowego poprzez wykorzystanie wolnych zasobów logiki reprogramowalnej układu FPGA,
c) opracowanie i udostępnienie oprogramowania CAD. Uwzględnia się następujące założenia praktyczne pracy: uniwersalność aplikacyjna opracowanej architektury sprzętowej, zorientowanie na minimalizację zasobów sprzętowych akceleratora sprzętowego, zastosowanie formalnego modelu specyfikacji systemu, automatyzacja procesu projektowego.
Rezultatem przeprowadzonej rozprawy jest automatyczny oraz efektywny pod względem szybkości pracy i kosztów realizacji technicznej, podział specyfikacji funkcjonalnej mikrostruktury cyfrowej na część programową w języku ANSI C, wykonywaną przez mikroprocesor ogólnego przeznaczenia oraz część sprzętową, realizowaną przez specjalizowane układy programowalne typu FPGA, z zachowaniem pełnej funkcjonalności projektowanego mikrosystemu.

Abstact

The wide applied (classic) design process of the hardware-software digital microsystems is preceded with decomposition of the system specification to set of hardware and software components. The assignment of elaborated system components to hardware or software is performed usual manually by designer during the developing process. About 71% projects do not meet implementation constraints (performance, power consumption, time-to-market) or they are just canceled before project ends. In addition, a microprocessor is the main control and processing unit in modern SOPC (System On a Programmable Chip) architectures. This unit executes program instructions in sequence. Performance (number of executed instructions by time) of the microprocessor that is embedded in SOPC is limited by the technical properties of FPGA devices. When the embedded SOPC system is overloaded then summary performance of the system may decrease below expectations because of the main CPU properties.
There have been marked three main thesis goals:
a) elaborate design method to enable developing process of the SPMC microstructure,
b) shorten execution time of the main CPU, this may by done by reusing not allocated FPGA resources (moving software tasks to hardware part),
c) elaborate, develop and publish CAD SPMC solution. Also, there are taken under consideration following practical assumptions: versatility, minimization of hardware resources occupied by dedicated SPMC accelerator, application of formal model of the system specification, automation of the designing process.
There has been elaborated hardware-software architecture of digital microstructure to accelerate and finally replace not efficient standard SOPC CPU. There has been also elaborated a SPMC designing method oriented to reuse of not allocated reprogrammable SOPC logic (FPGA resources). A new formal model of the digital SPMC microstructure has been proposed (PNHSDM) as well as the SPMC functional specification decomposition algorithm, XML-SPMC system description language and many new and unique features and designing techniques related to hardware-software codesign methodology.