Autor:

Caban, Dariusz

Współtwórca:

Caban, Dariusz - red.

Tytuł:

A BDD engine for logic verification

Podtytuł:

Proceedings of the ACEP Workshop - Borowice (1992)

Tytuł publikacji grupowej:

AMCS, volume 3 (1993)

Temat i słowa kluczowe:

sterowanie ; sterowanie-teoria ; sztuczna inteligencja ; matematyka stosowana ; informatyka

Abstract:

Logic verification is based on the comparison of a circuit behavioural specification with its structural realisation. It plays an important part in VLSI design. The circuit descriptions are expressed in a hardware description language. A modified language may simplify the verification process, e.g. the NODEN HDL. ; Logic verification is based on the transformation of different levels of circuit description. to a common, canonical form. Binary Decision Diagrams (BDD) are used for this purpose because of their capability to produce simple models for the results of arithmetic addition. Logic verification is a numerically complex task, which limits its usefulness. Parallel processing on a multi-transputer system can make it more attractive. It is proposed to introduce the parallel processing at the level of constructing the decision diagrams (BDD Engine).

Wydawca:

Zielona Góra: Uniwersytet Zielonogórski

Data wydania:

1993

Typ zasobu:

artykuł

Strony:

181-189

Źródło:

AMCS, volume 3, number 1 (1993) ; kliknij tutaj, żeby przejść

Jezyk:

eng

Licencja CC BY 4.0:

kliknij tutaj, żeby przejść

Prawa do dysponowania publikacją:

Biblioteka Uniwersytetu Zielonogórskiego