Wyszukiwanie zaawansowane ?

Obiekt

Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych

Pobierz

Tytuł: Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych

Autor:

Łabiak, Grzegorz

Data wydania:

2005

Typ zasobu:

rozprawa doktorska ; książka

Streszczenie:

Autor w swej pracy skupił się na opracowaniu nowej metodyki modelowania na poziomie systemu, znajdującej zastosowanie do projektowania cyfrowych układów sterowania binarnego, których zachowanie opisywane jest diagramami statechart. Diagramy statechart sa hierarchicznym modelem współbieznego automatu. W proponowanej metodyce działanie układu specyfikowane diagramami zamieniane jest na równoważny opis w jezyku VHDL, operujacy rejestrami i przesłaniami między nimi, co jak dotąd jest rozwiazaniem unikalnym. Tak otrzymany model może stanowić wejście do komercyjnego oprogramowania realizującego synteze i implementacje w strukturach programowalnych (np. FPGA). W odróżnieniu od istniejącego rozwiązania komercyjnego, realizującego przejście z diagramów statechart na behawioralny opis w języku VHDL, propozycja autora, opis na poziomie RTL, stwarza dodatkowe możliwości implementacji algorytmów minimalizacji i optymalizacji oraz analizy zachowania modelu z użyciem metod symbolicznych. Jako przyklad w pracy przedstawiono algorytm generowania grafu osiągalności, w którym przestrzeń stanów układu reprezentowana jest przy uzyciu funkcji charakterystycznej oraz diagramów ROBDD.

Abstract:

The main goal of the thesis is to develop a new modelling method at the system level, which can be applied to designing digital binary controllers whose behaviour may be specified with the statechart diagrams. Next, the controllers are directly implemented in programmable logic devices. Statechart diagrams are considered hierarchical concurrent finite state machines. In the proposed method, the functioning of a control system described with statecharts is translated into an equivalent model in VHDL language, which operates on registers and transfers between them, according to unique new encoding scheme . VHDL model can be an input to commercial software which realises synthesis and implementation in FPGA devices. In distinction from the commercial solution, which transforms statechart diagrams into behavioural model of VHDL language, author's proposition yields better to formal analysis. This advantage allows sophisticated optimization and model checking algorithms can easily be implemented. In the dissertation the algorithm that generates reachability graph is used as an introductory example. In this case, the symbolic state space is represented with the characteristic function and ROBDD.

Opis:

promotor: prof. zw. dr hab. inż. Marian Adamski, Uniwersytet Zielonogórski,Instytut Informatyki i Elektroniki ; recenzenci: prof. dr hab. inż. Tadeusz Łuba,Politechnika Warszawska,Instytut Telekomunikacji,prof. dr hab. inż. Bolesław Czesław Pochopień, Politechnika Śląska,Instytut Informatyki ; jednostka prowadząca przewód: Politechnika WarszawskaWydział Elektroniki i Technik Informacyjnych ; miejsce pracy autora rozprawy: Uniwersytet Zielonogórski,Wydział Elektrotechniki, Informatyki i Telekomunikacji,Instytut Informatyki i Elektroniki

Wydawca:

Zielona Góra: Oficyna Uniwersytetu Zielonogórskiego

Format:

text/pdf ; text/html

Identyfikator zasobu:

oai:zbc.uz.zgora.pl:500

Jezyk:

polski

Prawa do dysponowania publikacją:

Biblioteka Uniwersytetu Zielonogórskiego

Temat i słowa kluczowe:

sieci Petriego binarne diagramy decyzyjne układy programowalne układy FPGA język UML układy cyfrowe modelowanie systemy reaktywne język SpecCharts programowa maszyna stanów notacja graficzna diagramy statechart stany proste stany złożone zdarzenia tranzycje proste tranzycje złożone atrybut historii stany synchronizujące determinizm system Cosma systemy CAD HiCoS język SSF rozprawa doktorska nauki techniczne informatyka informatyka (KBN) podstawy teoretyczne informatyki (PKT)

Kolekcje, do których przypisany jest obiekt:

Data ostatniej modyfikacji:

2018-07-16

Data dodania obiektu:

2005-08-29

Liczba wyświetleń treści obiektu:

17 142

Liczba wyświetleń treści obiektu w formacie HTML

156

Wszystkie dostępne wersje tego obiektu:

https://zbc.uz.zgora.pl/repozytorium/publication/370

Wyświetl opis w formacie RDF:

RDF

Wyświetl opis w formacie OAI-PMH:

OAI-PMH

Nazwa wydania Data
Łabiak, Grzegorz, Wykorzystanie hierarchicznego modelu współbieżnego automatu w projektowaniu sterowników cyfrowych 2018-07-16

Obiekty

Podobne

Symboliczna analiza układów sterowania binarnego z wykorzystaniem wybranych metod analizy sieci Petriego

Węgrzyn, Agnieszka

2003
rozprawa doktorska książka

Programowy model interpretowanej sieci Petriego dla potrzeb projektowania mikrosystemów cyfrowych

Andrzejewski, Grzegorz

2003
rozprawa doktorska książka

Analysis and synthesis of multidimensional system classes using linear matrix inequality methods

Paszke, Wojciech (1975- )

2005
rozprawa doktorska książka

Segmentation of Colour Video Sequences Using the Fast Marching Method

Steć, Piotr

2005
rozprawa doktorska książka

Przetwarzanie równoległe w rozwiązywaniu problemu optymalnej obserwacji układów z czasoprzestrzenną dynamiką

Zięba, Tomasz

2009
rozprawa doktorska

Identification and Fault Detection of Non-Linear Dynamic Systems

Witczak, Marcin

2003
rozprawa doktorska książka

Gewissen im Licht der Wahrheit: Zum Gewissensverständnis der Moralenzyklika "Veritatis splendor" im Vergleich mit der Gewissensauffassung des Corpus Paulinum

Chojnacki, Grzegorz (1965 - )

1998
rozprawa doktorska

Zastosowanie konwertera adresów do zmniejszenia rozmiaru pamięci mikroprogramowanego układu sterującego ze współdzieleniem kodów

Kołopieńczyk, Małgorzata

2007
rozprawa doktorska
Więcej

Dane kontaktowe

Adres

Biblioteka Uniwersytetu Zielonogórskiego
al. Wojska Polskiego 71
65-762 Zielona Góra

Telefon

(+48) 68 328 21 55

E-Mail

repozytorium@uz.zgora.pl

Odwiedź nas!

Ta strona wykorzystuje pliki 'cookies'. Więcej informacji